Analog-Digital Umsetzer zur Auswertung von Encodern mit SinCos Ausgang

Zur Digitalisierung der Encoderausgangssignale werden meist Successive Approximation Register Analog-zu-Digital-Umsetzer, kurz SAR ADUs, eingesetzt. Aufgrund des kapazitiven Abtastens bringen diese jedoch inhärente Nachteile mit sich. So wird meist ein analoges Frontend benötigt, um Eingangsgleichtaktspannungen zu regeln, wie auch Aliasing zu verhindern.

Durch den Einsatz von zeitkontinuierlichen Delta-Sigma-Modulatoren im eyADC-DG2, können die analogen Sinus- und Kosinussignale direkt an die Eingangswiderstände des ADCs angelegt werden und zudem ein größerer Eingangsgleichtaktspannungsbereich abgedeckt werden. Auch treten keine Aliaseffekte auf, da das Eingangssignal eine Tiefpassfilterung erfährt und die Abtastung erst innerhalb der Modulatorregelschleife stattfindet. Darüber hinaus bieten Widerstände aufgrund ihrer niedrigen Spannungskoeffizienten den Vorteil einer hohen Linearität.