4 GHz Impulse-Radio Ultra-Wideband Transceiver

Voll integrierte Lösung in Übereinstimmung mit IEEE802.15.6, einschließlich digitaler Schnittstellen.

Beim eyRF-T5 handelt es sich um einen vollintegrierten low-power CMOS HF Transceiver IC, der den IEEE 802.15.8 WBAN Standard erfüllt und kompatibel zur Magnetresonanztomographie ist. Das analoge Frontend schaltet im Zeitduplexverfahren entweder die Empfänger- oder Senderschaltung an den gemeinsamen Antennen-Port. Das digitale Backend bietet eine SPI Schnittstelle zu off-chip Controllern. Der Transceiver kann in einem low-power Modus betrieben werden und erreicht eine Leistungsaufnahme von weniger als 10 mW bei einer 2,5 V Spannungsversorgung. (Spannungsversorgungsbereich von 2,5 bis 3,6 V)

Die zu sendenden puls-positions-modulierten Daten können mit einer konfigurierbaren Datenrate von 0,487 bis 15,6 Mbit/s übertragen werden. Ein analoger Schalter formt die Einhüllende des trägerlosen HF Sendesignals. Der VCO, welcher die HF Schwingung erzeugt, kann von 3,5 bis 4,5 GHz mit einer Auflösung von 1,3 MHz getuned werden, sodass alle drei unteren UWB WBAN Kanäle mit einer 500 MHz Bandbreite genutzt werden können. Darüber hinaus kann zum einen die Pulsbreite getrimmt werden, um die Spektralmaske einzuhalten, zum anderen ist die Ausgangsleistung einstellbar, damit die Strahlungsleistungsgrenzen eingehalten werden können.

Der einstellbare Low-Noise Verstärker im Empfangsteil bereitet die empfangenen Impulse so auf, dass sie im nachfolgenden Schaltungsteil ihre Einhüllende durch direktes Heruntermischen ins Basisband rekonstruiert werden kann. Überschreitet diese Einhüllende eine gewissen Schwellwert, wird dies als gültiges Informationsbit wahrgenommen und für die Übergabe an den Digitalteil mit dem Systemtakt synchronisiert. Dort stet es dem Host Controllern wieder über die SPI Schnittstelle zur Verfügung. Der Empfänger erreicht für die höchste Datenrate von 15,6 Mbit/s eine Sensitivität von – 75dBm.
Der eyRF-T5 bietet zwei Möglichkeiten, den Systemtakt bereitzustellen: Ein on-chip Oszillator kann verwendet werden, um einen externen 5 MHz Quarz zu entdämpfen und mittels integrierter PLL den 62,5 MHz Takt zu synthetisieren. Falls jedoch im Gesamtsystem der Anwendung ein passender 62,5 MHz Takt vorhanden ist, kann dieser dem Chip direkt zugänglich gemacht werden, wobei die interne PLL überbrückt wird.
Der Digitalteil bietet fehlerkorrigierende Kanalkodierungen (BCH Kodierung) und eine AES-128 Verschlüsselung, sodass beispielsweise für sensitive medizinische Daten eine zusätzliche Sicherheitsoption besteht. Eine weitere Besonderheit ist die Nutzung einer optionalen 8 bit parallelen SPI Kommunikation für ein schnelles Schreiben und Auslesen des Sende- bzw. Empfangsspeichers.

Gefördert wird die Entwicklung des Datenkommunikations-ASIC für ein elektronisches Neuroimplantatsystem im Rahmen der Förderrechtlinie Innovationen im Bereich innovativer Medizintechnik vom BMBF. Projektträger ist die VDI/VDE Innovations + Technik GmbH.