Seminare und Weiterbildungen

Bleiben Sie offen für die Zukunft

Wer sich in Zukunft am Markt behaupten will, muss nicht nur die Wünsche und Bedürfnisse seiner Kunden von morgen und übermorgen kennen, sondern auch wissen, wie sich die neuesten technischen Errungenschaften gewinnbringend anwenden lassen. Um Wettbewerbsvorteile gewinnen und halten zu können, brauchen Sie vor allem eines: einen Vorsprung an Wissen und Kompetenz.

Das Team von eesy-ic pflegt engen Kontakt zum Lehrstuhl für Technische Elektronik der Friedrich-Alexander-Universität Erlangen-Nürnberg und hat langjährige Erfahrung in der Entwicklung von integrierten Schaltungen. Wir sind im ständigen Dialog mit den besten Köpfen der Branche und kennen die neuesten Entwicklungen und Markttrends.

Wir bieten Seminare zu unterschiedlichen Themen an. Ziel ist es, Ihren Mitarbeitern das zur Entwicklung neuer Produkte und Anwendungen benötigte Fachwissen auf höchstem Niveau zu vermitteln und somit den Erfolg Ihres Unternehmens zu sichern. Sie haben eine Aufgabe, eine Idee, eine Vision und benötigen zur Umsetzung topaktuelles und innovatives Know-how und geeignete Experten. Fragen Sie uns.

„Introduction to Verification and Test of Integrated Circuits“

2-tägiges, individuell anpassbares Seminar zu Tests integrierter Schaltungen

  • Fill 1Created with Sketch. Leitung

Dr. Martin Allinger

  • Fill 1Created with Sketch. Ziel

Die Integrierten Schaltungen im Bereich Analog, Mixed-Signal und RF werden immer komplexer. Deshalb nimmt Test und Verifikation immer mehr an Bedeutung zu und kann im Wesentlichen den Erfolg eines Projekts beeinflussen.

Gute Verifikation und Testlösungen garantieren Kundenzufriedenheit und können teure Kundenreklamation verhindern. In der Wertschöpfungskette ist Test eines der wichtigsten Kostenfaktoren und bestimmt daher wesentlich die Produktkosten. Ein zeiteffizienter Test mit guter Testabdeckung ist eine der wichtigsten Herausforderungen für die heutigen IC-Entwicklungsteams.

Dieses Seminar soll Ihnen einen Überblick über die heutigen Möglichkeiten und “Best Practices” in Test und Verifikation geben.

  • Fill 1Created with Sketch. Inhalt
  • Einführung: Entwicklungszyklus eines ICs
  • Typische Testaufbauten und Instrumente (inklusive Umgebungen für automatisierten Test)
  • Grundlegende Mess- und Testkonzepte (DC)
  • DAU-Test
  • Datenanalyse und Statistik
  • Abtastung und DSP-basiertes Testen
  • ADU-Test
  • Design-for-Test (DfT)
  • Typische Test-Probleme im Analogbereich
  • Fill 1Created with Sketch. Zielgruppe
  • Junge Test- und Verifikations-Ingenieure
  • Ingenieure von System- und Schaltungsdesign, die sich mehr über die Aufgaben und Herausforderungen des Tests und der Verifikation von integrierten Schaltungen informieren wollen
  • Fill 1Created with Sketch. Referent

Martin Allinger studierte Elektrotechnik mit dem Schwerpunkt Mikroelektronik an der Universität Erlangen-Nürnberg. Er startete seine Karriere 2007 als Entwicklungsingenieur mit Fokus auf Entwicklung von Produktionstestlösungen für hochauflösende Datenwandler bei Texas Instruments.

2012 erwarb er einen Doktortitel an der Universität Erlangen-Nürnberg. Im selben Jahr schloss er sich dem IC-Entwicklungsteam von eesy-ic in Nürnberg an.

Die Themen können in Umfang und Tiefe individuell auf Ihre Bedürfnisse abgestimmt werden – fordern Sie dazu ein unverbindliches Angebot an! Die Seminare können auch als Firmenseminare angeboten werden.

Erkenntnisse zu integrierten Schaltungen

Papers von eesy-ic-Mitarbeitern

Diese wissenschaftlichen Veröffentlichungen unserer Mitarbeiter möchten wir Ihnen vorstellen:

Trim techniques for DC specifications for A/D converters based on successive approximation
Ohnhaeuser, F; Allinger, M; Huemer, M. – Published in AEU -International Journal of Electronics and Communications, vol. 64 Issue: 8, 2010

A 1.5mW 1MSPS 16bit SAR ADC with high performance
Ohnhaeuser, F.; Bialek, J. – Published in Semiconductor Conference Dresden-Grenoble (ISCDG), 2012 International

Novel Method to Measure the Capacitive Matching of A/D Converter Based on Successive Approximation
Ohnhaeuser, F.; Reinhold, M.; Wickmann, A.; Allinger, M. – Published in Instrumentation and Measurement, IEEE Transactions on. Volume:62, Issue: 10

Modeling and simulation of quantizer and DAC nonidealities of a continuous time ΔΣ modulator
Schmid, K.; Raschbacher, S.; Ohnhauser, F. – Published in Semiconductor Conference Dresden-Grenoble (ISCDG), 2013 International

A trimmable precision bandgap voltage reference on 180 nm CMOS
Timm, S.; Wickmann, A. – Published in Semiconductor Conference Dresden-Grenoble (ISCDG), 2013 International

A Floating CDAC architecture for high-resolution and low-power SAR A/D converter
Wickmann, A.; Ohnhauser, F. – Published in Semiconductor Conference Dresden-Grenoble (ISCDG), 2012 International